Trình bày về ánh xạ địa chỉ khi phân trang bộ nhớ.

Để tính toán địa chỉ hiệu quả, kích thước khung được chọn là lũy thừa của 2

Địa chỉ logic gồm 2 phần:

- Số thứ tự trang (p)

- Độ dịch (địa chỉ lệch) của địa chỉ so với đầu trang (o)

Nếu kích thước trang là 2n.

 Biểu diễn địa chỉ logic dưới dạng địa chỉ có độ dài (m + n) bit

- m bit cao: biểu diễn số thứ tự trang

- n bit thấp: biểu diễn độ dịch trong trang nhớ

 Địa chỉ lô gic  số thứ tự trang (p)  độ dịch trong trang (0)

Độ dài  m  n

Quá trình chuyển địa chỉ logic sang địa chỉ vật lý:

- Lấy m bit cao của địa chỉ => được số thứ tự trang

- Dựa vào bảng trang, tìm được số thứ tự khung vật lý (k)

- Địa chỉ vật lý bắt đầu của khung là k*2n

- Địa chỉ vật lý của byte được tham chiếu là địa chỉ bắt đầu của khung cộng với địa chỉ lệch (độ dịch)

=> Chỉ cần thêm số khung vào trước dãy bit biểu diễn độ lệch

Kích thước khung là 1KB

Địa chỉ logic được biểu diễn bằng 16 bit

=> Sử dụng 10 bit để biểu diễn địa chỉ lệch (n=10)

6 bit biểu diễn STT trang/ khung

Địa chỉ logic 1502 ↔ byte 478 trong trang 1

Quá trình biến đổi từ địa chỉ logic sang địa chỉ vật lý được thực hiện bằng phần cứng

Kích thước trang  là lũy thừa của 2, nằm trong khoảng từ 512B đến 16MB

Việc tách phần p và o trong địa chỉ logic được thực hiện dễ dàng bằng phép dịch bit

Phân mảnh trong khi phân trang có giá trị trung bình bằng nửa trang

=> giảm kích thước trang cho phép tiết kiệm MEM

Kích thước trang nhỏ => số lượng trang tăng => bảng trang to, khó quản lý

Kích thước trang nhỏ: không tiện cho việc trao đổi với đĩa Windows 32bit: kích thước trang 4KB

Cơ chế ánh xạ giữa hai loại địa chỉ hoàn toàn trong suốt đối với chương trình